半導体パッケージテクノロジーのエキスパート

株式会社SBR テクノロジー

第1回総論(次世代半導体パッケージを巡る市場環境について)

連載・次世代パッケージ 2020
○モバイルではFOWLPが脚光
○次世代技術の推進役は最終カスタマー

FO-WLP、2.5/3D TSV, 2.1Dガラス基板あるいは有機基板,SiPなどが最近のパッケージのキーワードであろうか。5月末にサンディエゴで開催されたECTC(パッケージの分野では最大級の国際会議)でもこれらのキーワードが論文の題名に含まれると発表の部屋は立見状態になっていた。昨年、FO-WLPがスマホのAPに適用される可能性が報じられると、多くのメディアは有機基板の将来に対して大きなダメージあると報じた。実際にそうなるのか?さらに3D TSVは結局Wide IO2には使われないのか?ガラス基板や有機基板での2umライン/スペースは本当に必要なのか? などそれらのテクノロジーについての疑問も多い。

今後のアプリケーションの要求性能からこれらのテクノロジーが必須なのかどうかを見てみよう。5年後の2020年には、現在の最速のLTE-Aに対して50倍ほどの通信速度を持ついわゆる5Gの運用が始まる。背景には、IoTデバイスが現在の5倍以上になり、それらのビッグデータのデータセンタでのリアルタイム処理、4K以上の解像度のコンテンツのストリーミング、さらに高度なイメージ認識などがある。日本においては2020年は東京オリンピックの開催の年であり、世界中に先駆けて最先端の通信環境を示す格好の舞台になる。

スマホの処理能力、サーバーの処理能力とも2020年には約5倍まで上げる必要がある。さらに、通信電波やWiFiに60GHzという高周波のためのRFが必要で、それを接続する基地局の性能と設置密度に新しいインフラが必要になる。IoTのデバイスは、MEMSなどのセンサーとマイコン、電源制御のSiP化を3D構造でとにかく小さくしたい。

図1これらアプリケーション要求を実現するためのパッケージのロードマップを示す。サーバー用CPUの性能向上に対しては、コア数の、動作周波数の増加は行われ、FPGAやGPUをAPUとして性能を加速化し、そこにHBMやHMCというハイバンドメモリーを適用する(*1)。2.5Dは当面はシリコンインターポーザであるが、次の世代には低コスト化のために2umL/Sの有機やガラス基板が期待されている(*2)。

モバイルにおいては、PoP構造からWide IO採用により3D構造(*3)に以降する予定であったが従来インフラでは対応できない事とコストの観点で足踏みが続き、その間バス幅を変えずメモリーテクノロジーの進化により2世代を4倍にも及ぶ周波数の増加なんとか対応しきた。ただし、2017年におけるさらに倍の周波数ではいよいよ熱限界超える。昨年、従来より狭ピッチのメモリー搭載を可能にするFO-WLPによるPoPの実現(*4)が示されてから、ワイドバスメモリー(かならずしもWide IO2ではないかもしれない)の搭載が行われ、そのタイミングで基板が無くなるのではと騒がれる展開になった。

モバイルやIoTのアナログのデバイスにおいてはWLPやQFNを採用している。半導体テクノロジーノードの進化でチップ縮小しIO数が取れなくなるケースに対してFO-WLP(*5)が登場したのが元々の背景である。FO-WLPの課題はコストであるが、パネルサイズ製造により低コスト化の実現が見えてきた。さらに3D化が可能であり、MEMSセンサーなどのセンサーを含むSiP構造の小型化への期待値が高い(*6)。

 新テクノロジーの必要性を理解したところで、元の疑問に戻ろう。新規構造のパッケージの採用は誰が決めるのか?従来のパッケージにおいては、製造インフラを整備するのはOSATSの役割りである。ただしTSVやWaferレベルの工程があるパッケージについては従来のサプライチェーンと異なったインフラ整備が必要となる。そのためにはエンドカスタマーが強いリーダーシップでエコシステムを構築させる事が重要となる。一旦インフラができれば、多くのアプリケーションが適用可能になり一挙にデファクトスタンダードになるのが過去の流れで、フリップチップが現在の低価格のパッケージなったのはスマホのAPが使ったからである。
次回からは新規構造採用をリードするアプリケーションごとの主なプレイヤー達の動向を追ってみたい。

vol01

ページトップ